# 一．介绍

1.1特性  
■电压供应  
- VCC: 2.5v (2.35v ~ 2.75v)  
- VCCQ: 1.2v (1.14v ~ 1.26v)

组织  
-页面大小:(16K + 2K) x字节  
—数据寄存器:(16K + 2K) x字节  
-块大小:(48.375M + 6192K)字节

—单位设备容量:(48375m + 6192K) Byte x738  
  
自动编程和擦除  
-页面程序:(16K + 2K)字节  
- Block Erase: (48375m + 6192K) Byte

•页面读取操作  
—随机读取:4KB/8KB/16KB B = 65s/65s/65s (type .)  
—数据传输速率最高可达1.2Gbps或600MHz

•写周期时间  
-页面程序时间:1ms(打字)  
-块擦除时间:5ms(输入)

·命令/地址/数据复用DQ端口

·切换模式DDR数据接口

·硬件数据保护  
-电源转换期间的程序/擦除锁定

可靠的CMOS电荷陷阱闪光技术  
—ECC要求:240b/2KB

·命令驱动操作

可扩展的DQ驱动

·控制器需要随机化功能

## 1.2 描述

Toggle DDR是一个用于高性能应用的NAND接口，它支持使用双向DQS进行数据读写操作。  
切换DDR NAND在没有时钟的情况下实现了“双数据速率”。它兼容传统类型NAND中支持的功能和命令。（SDR NAND)，同时基于高速Toggle DDR接口提供高数据传输速率，并通过分离DQ电压节省功耗。对于需要高容量和高性能NAND的应用，Toggle DDR NAND是最合适的。

切换DDR4.0 NAND支持高达600 MHz的接口速度(每引脚1.2Gbps或1.2GT/s)。切换式DDR NAND利用DQS信号作为时钟进行高速数据传输，只有在传输数据时才使用DQS，以达到最佳功耗。

DDR是什么，DQS是什么

## 1.5定义和缩写列表

**DDR**双数据速率的缩写

**地址**  
地址由2个周期的列地址和3个周期的行地址组成。行地址标识需要访问的页面、块和LUN。列地址标识要访问的页中的字节。列地址的最低有效位始终为零。

**列**页寄存器内的字节位置。  
**行**请参考要访问的块和页面。  
**页面**用于读取和程序操作的最小可寻址单元。  
**块**由多个页组成，是Erase操作的最小可寻址单元。

**页寄存器Page register**用于向闪存阵列传输数据和从闪存阵列传输数据的寄存器。  
**缺陷区域Defect area**缺陷区域是制造商标记工厂缺陷的地方。参考3.2节。  
**设备**封装的NAND单元。一个设备可能包含多个目标。

LUN (Logical Unit Number)  
能够独立执行命令和报告状态的最小单元。每个CE包含一个或多个lun。  
**目标**一个独立的NAND闪存组件，有自己的CE信号。  
**SR[x] (Read Status)**SR是指包含在特定LUN中的状态寄存器。SR[x]表示关联LUN状态寄存器的第x位。  
关于状态寄存器中位含义的定义，请参见第5.2.13章。  
**VREFQ**


输入参考电压。  
**VTT**输出A的终止电压

## 1.6图形例子


此图例显示命令数据。有关命令数据的更多信息，请参见表32。



此图例显示Address数据。地址由2个列地址和3个行地址组成。



此图例显示主机正在向设备写入数据(数据输入)。

此图例显示主机从设备读取数据(数据输出)。

此图例显示主机正在读取特定LUN内的状态寄存器。